高速电路板设计的电路板层堆栈注意事项

只有使用正确的PCB叠层进行构建，高速设计才能成功运行。您的叠层必须正确布置电源和接地层，为信号分配足够的层，并且所有材料组和铜选择均能以适当的规模和成本制造。如果设计人员能够获得正确的叠层，那么在确保信号完整性的情况下布线就会容易得多，并且可以抑制或防止许多更简单的EMI问题。

只有使用正确的PCB叠层进行构建，高速设计才能成功运行。您的叠层必须正确布置电源和接地层，为信号分配足够的层，并且所有材料组和铜选择均能以适当的规模和成本制造。如果设计人员能够获得正确的叠层，那么在确保信号完整性的情况下布线就会容易得多，并且可以抑制或防止许多更简单的EMI问题。为了帮助设计人员更快地设计和构建支持所需布线和信号完整性的高速叠层，我们为不同类别的高速叠层编译了重要资源。低层数叠层更简单的高速PCB将从4层电路板开始。我坚定认为，2层电路板不应该用于支持阻抗控制的高速数字接口的设计，因为其无法保证信号完整性或噪声控制。任何设计专业人士均认同这一点。可以支持高速信号的三种主要类型的4层PCB叠层如下所示。在这些叠层中，选项1可以说是最佳选择，因为它提供了最大的布线灵活性，并且可以用作双面电路板。选项2也可用于双面放置，但它限制了信号的布线位置，因为内层可能存在串扰。选项3适用于有高功率需求，但只能在一层上布线高速信号；被动元件或机械元件仍可以放置在背面层上。· 详细了解双面PCB的最佳4层叠层选项

可支持高速布线的4层PCB叠层示例如果需要将低速信号放入内层等更高的信号数，则下一步是将选项1扩展到更高的层数。这将从一个6层叠层开始，其中一个专用电源层和一个信号层被添加到上面选项1所示的叠层中。此叠层之所以有用，有两个原因：· 表层适用于受控阻抗高速接口· 内层可以支持大多数较慢的接口或控制信号· 电源层可以分成多个大电源轨以支持不同的核心电压电平可以使用相同的步骤将叠层扩展到具有高速信号的8层或更多层；下一节将讨论这种类型的PCB叠层。· 详细了解可支持高速PCB的6层PCB叠层适中层数在某些时候，电路板叠层会变得非常厚，以至于PCB的总厚度会大于标准值。就制造方面而言，这不是问题；标准层压过程可以处理超出标准厚度值并达到数毫米厚度的板。如果您的目标是薄板，那么您将需要更薄的层；选项是增强型PTFE层压板（将在下文讨论）或直接转向HDI过程。适中层数的电路板（约8层以上）往往会将多个平面层分配给电源，并具有额外的信号层。对于适中层数的电路板，很少会有简单的指南可以帮助抑制EMI并确保电源完整性：· 只要信号不参考该平面层，就可以将电源层分成多个轨道· 如果有多个电源平面，不要将电源平面堆叠在相邻的层上，而是用一个GND层将其分开· 将快速信号放在两个GND平面之间的内层上，不要将其参考有任何拆分的电源平面· 仅将表层用于快速微带线，可以使用一些电源布线（如有需要），也可以使用一些GND灌注（如有需要）这些指南可能会导致您在设计中添加几个额外的层，但优势是噪声控制、电源完整性和信号完整性要好得多。

将层分组到更高层数的策略更多高级叠层在高速PCB设计的背景下，“更先进”的想法可能意味着很多事情。在高速数字设计中，它在层选择和排列方面可能有两种可能的含义：· 支持HDI布线的薄层· 层数过高会迫使使用薄层· 在多层的细间距BGA中进行布线（但不一定要用HDI）换句话说，您可以拥有非常薄的信号层（例如4密耳）和低层数的玻璃增强型FR4，或者您可以拥有非常高的层数，从而迫使采用薄层和可能的替代材料。这些PCB高速叠层设计的考量重点是元件所需的线宽和可制造性，而不仅仅是叠层的Dk和Df值。在某些情况下，信号层需要使用低Dk、低Df的层压板，但并不只是因为损耗较低。在这些设计中，可制造性和信号完整性至高无上，薄层压板可以解决具有高层数和/或薄信号层的高速叠层中的许多挑战。如今，较薄电路板的主要选择是增强型PTFE层压板，其厚度可低于4密耳，从而无需转向最先进的工艺或HDI过程。